• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Eine planare Hochfrequenzschaltung (100) aus flachen Leiterstreifen (2, 8), die in mindestens einer Leiterstreifenebene auf einem dielektrischen Substrat (1) aufgebracht sind, weist eine von der Querschnittsgeometrie abhängige effektive Perinmittivität epsilon¶eff¶ auf, die durch Entfernung des Substrats (1) im Bereich der Leiterstreifen (2, 8) minimiert ist.A planar high-frequency circuit (100) consisting of flat conductor strips (2, 8), which are applied to at least one conductor strip plane on a dielectric substrate (1), has an effective perinositol, depending on the cross-sectional geometry, of .epsilon. 1) in the region of the conductor strips (2, 8) is minimized.
    公开号:DE102004029298A1
    申请号:DE200410029298
    申请日:2004-06-17
    公开日:2006-02-02
    发明作者:Gerd Hechtfischer；Ralf JÜNEMANN；Jürgen Thies
    申请人:Rohde and Schwarz GmbH and Co KG；
    IPC主号:H01P3-08
    专利说明:
    [0001] DieErfindung betrifft eine planare Hochfrequenzschaltung mit minimiertereffektiver Permittivitätund ein zugehörigesHerstellungsverfahren.TheThe invention relates to a planar high frequency circuit with minimizedeffective permittivityand an associated oneProduction method.
    [0002] Hochfrequenzschaltungensind in den letzten Jahren verstärktin planarer Streifenleiter-Technologie ausgeführt worden. Je nach Integrationsgradder passiven und aktiven Bauelemente werden hierfür unterschiedlicheHerstellungstechnologien angewendet. Das Spektrum der Herstellungstechnologienreicht dabei von konventioneller Ätztechnik kupferkaschierterKunststoffplatten überDünnschicht-und Dickschicht-Hybridverfahren bis hin zu monolithisch integriertenHalbleiterherstellungsverfahren.High-frequency circuitshave intensified in recent yearsimplemented in planar stripline technology. Depending on the degree of integrationThe passive and active components are different for this purposeManufacturing technologies applied. The spectrum of manufacturing technologiesranges from conventional etching copper-cladPlastic plates overThin Filmand thick-film hybrid processes to monolithically integratedSemiconductor manufacturing processes.
    [0003] Eine Übersicht über die üblichenHerstellungsverfahren findet sich z.B. im Reinmut K. Hoffmann, "Integrierte Mikrowellenschaltungen", 1983, ISBN 3-387-12352-0,Kap. 1.5, Seiten 38-79.An overview of the usualManufacturing process is found e.g. in Reinmut K. Hoffmann, "Integrated microwave circuits", 1983, ISBN 3-387-12352-0,Cape. 1.5, pages 38-79.
    [0004] Gemeinsamist allen diesen Herstellungsverfahren, daß die planar ausgeführten Streifenleiterauf einem dielektrischen Substrat aufgebracht sind. Das dielektrischeSubstrat erfülltdabei die Aufgabe des mechanischen Trägers der planaren Hochfrequenzschaltungund ist gleichzeitig wellenleitendes Medium der hoch- bzw. höchstfrequentenelektromagnetischen Wellen der Hochfrequenzschaltung. Insbesonderehinsichtlich seiner Eigenschaft als wellenleitendes Medium ist demSubstrat bei seiner Auslegung eine besondere Aufmerksamkeit zu schenken.Die wesentlichen Materialgrößen desdielektrischen Substrats im Hinblick auf gute wellenleitende Eigenschaftensind sein spezifischer Widerstand ρ, sein dielektischer Verlustfaktortanδε und seinerelative Pemittivität ε.Common to all of these manufacturing methods is that the planar-shaped strip conductors are deposited on a dielectric substrate. The dielectric substrate fulfills the task of the mechanical support of the planar high-frequency circuit and is at the same time waveguiding medium of the high-frequency or high-frequency electromagnetic waves of the high-frequency circuit. In particular, in terms of its property as a waveguide medium, the substrate in its interpretation to pay special attention. The essential material sizes of the dielectric substrate with regard to good waveguiding properties are its specific resistance ρ, its dielectric loss factor tanδ ε and its relative pemitivity ε.
    [0005] DieAuslegung der relativen Pemittivität εr desSubstrats ist dabei besonders problematisch, da sie von den Gegeben heitender übrigenplanaren Hochfrequenzschaltung nicht losgelöst betrachtet werden kann.Da sich das elektrische Feld einer hoch- bzw. höchstfrequenten elektromagnetischenWelle in einer planaren Hochfrequenzschaltung, beispielsweise einerkoplanaren Schaltung, sowohl im Bereich des Substrats wie auch im über demplanaren Streifenleiter angeordneten Luftraum befindet, überlagertsich die relative Pemittivität εr desSubstrats zur relativen Pemittivität εr derLuft, die den Wert 1 aufweist, zu einer resultierenden effektivenPemittivität εeff für die gesamteplanare Hochfrequenzschaltung. Der Wert der resultierenden effektiven Pemittivität εeff liegtzwischen der relativen Pemittivität εr desSubstrats und der relativen Pemittivität εr derLuft und ist von der Querschnittsgeometrie der planaren Hochfrequenzschaltungabhängig.The design of the relative pemitivity ε r of the substrate is particularly problematic because it can not be considered detached from the givens of the other planar high-frequency circuit. Since the electric field of a high-frequency or high-frequency electromagnetic wave in a planar high-frequency circuit, for example a coplanar circuit, is located both in the region of the substrate and in the air space arranged above the planar strip conductor, the relative pemitivity ε r of the substrate is superimposed on the relative one Pemitivity ε r of the air, which has the value 1, resulting in a resulting effective Pemittivität ε eff for the entire planar high-frequency circuit. The value of the resulting effective p emittivity ε eff lies between the relative pemitivity ε r of the substrate and the relative pemitivity ε r of the air and is dependent on the cross-sectional geometry of the planar high-frequency circuit.
    [0006] DerWert der effektiven Pemittivität εeff derplanaren Hochfrequenzschaltung beeinflußt die Resonanzfrequenz ωRes der planaren Hochfrequenzschaltung. NachGleichung (1) sinkt die Resonanzfrequenz ωRes der planarenHochfrequenzschaltung mit zunehmender effektiver Pemittivität εeff undgelangt somit u.U. in den Betriebfrequenzbereich der planaren Hochfrequenzschaltung:
    [0007] ZurVermeidung dieser unerwünschtenUnterschiede in den Phasengeschwindigkeiten vP dereinzelnen Moden der hoch- oderhöchstfrequentenelektromagnetischen Welle in einer komplexen planaren Hochfrequenzschaltungwie auch zur Verschiebung der Resonanzfrequenz ωRes ineinen Frequenzbereich außerhalbdes Betriebsfrequenzbereiches ist die effektive Pemittivität εeff zuminimieren.To avoid these undesirable differences in the phase velocities v P of the individual modes of the high or highest frequency electromagnetic wave in a complex planar high frequency circuit as well as the shift of the resonant frequency ω Res in a frequency range outside the operating frequency range, the effective pmittivity ε eff is to minimize.
    [0008] Inder industriellen Praxis werden bisher für das dielektrische SubstratSubstratmaterialien mit niedriger relativer Pemittivität εr,bevorzugt Quarz oder Teflon, benutzt.In industrial practice, substrate materials with low relative pemitivity ε r , preferably quartz or Teflon, have hitherto been used for the dielectric substrate.
    [0009] Nachteiligan derartigen Optimierungsvorgängenist die Tatsache, daß sichdie relative Pemittivität εr desSubstrats bei der Auswahl eines geeigneten Substratmaterials unddamit die resultierende effektive Permittivität εeff derplanaren Hochfrequenzschaltung nicht auf beliebig minimale Wertereduzieren läßt, mitdenen einerseits die Resonanzfrequenz ωRes derplanaren Hochfrequenzschaltung außerhalb ihres Betriebsfrequenzbereicheszu liegen kommt und andererseits die Phasengeschwindigkeiten vP der einzelnen Moden der hoch- oder höchstfrequentenelektromagnetischen Welle nicht beliebig klein und damit beliebiggleichwertig ausgerichtet werden kann.A disadvantage of such optimization processes is the fact that the relative emissivity ε r of the substrate in the selection of a suitable substrate material and thus the resulting effective permittivity ε eff of the planar high frequency circuit can not be reduced to any minimum values, on the one hand, the resonance frequency ω Res of planar high-frequency circuit outside of their operating frequency range comes to rest and on the other hand, the phase velocities v P of the individual modes of high or high frequency electromagnetic wave can not be arbitrarily small and thus arbitrarily equivalent.
    [0010] DerErfindung liegt daher die Aufgabe zugrunde, eine planare Hochfrequenzschaltungzu schaffen, deren effektive Pemittivität εeff beieinem gewähltenSubstratmaterial mit einer niedrigen relativen Pemittivität εr zusätzlich minimiertwird.The invention is therefore based on the object to provide a planar high-frequency circuit, the effective pemitivity ε eff is additionally minimized in a selected substrate material with a low relative pemitivity ε r .
    [0011] DieAufgabe wird durch eine planare Hochfrequenzschaltung nach Anspruch1 und durch ein Verfahren zur Herstellung der planaren Hochfrequenzschaltungnach Anspruch 9 gelöst.TheThe object is achieved by a planar high-frequency circuit according to claim1 and by a method for manufacturing the planar high-frequency circuitsolved according to claim 9.
    [0012] Daein nicht unwesentlicher Teil des elektrischen Feldes der hoch-oder höchstfrequentenelektromagnetischen Welle in einer planaren Hochfrequenzschaltungim dielektrischen Substrat verläuftund somit die effektive Pemittivität εeff derplanaren Hochfrequenzschaltung durch die relative Permittivität εr desSubstratmaterials bestimmt wird, wird die Querschnittsgeometrieder planaren Hochfrequenzschaltung erfindungsgemäß dahingehend geändert, daß der Bereich,in dem das elektrische Feld der hoch- oder höchstfrequenten elektromagnetischenWelle das Substrat erfaßt,so weit wie möglichminimiert ist. Hierzu wird das Substrat im Bereich der Leiterstreifenzumindest teilweise entfernt.Since a not inconsiderable part of the electric field of the high- or high-frequency electromagnetic wave in a planar high-frequency circuit in the dielectric substrate runs and thus the effective emissivity ε eff of the planar RF circuit is determined by the relative permittivity ε r of the substrate material, the cross-sectional geometry of the planar high-frequency circuit According to the invention modified so that the range in which the electric field of the high or high frequency electromagnetic wave detects the substrate is minimized as much as possible. For this purpose, the substrate is at least partially removed in the region of the conductor strips.
    [0013] Aufdiese Weise verläuftein Großteildes elektrischen Feldes der hoch- oder höchstfrequenten elektromagnetischenWelle im Bereich des Luftraumes und nur noch ein wesentlich kleinererTeil des elektrischen Feldes im Substrat. Die effektive Pemittivität εeff derplanaren Hochfrequenzschaltung wird auf diese Weise deutlich reduziert.Die oben genannten Nachteile könnendamit vermieden werden.In this way, a large part of the electric field of the high or highest frequency electromagnetic wave in the airspace and only a much smaller part of the electric field in the substrate. The effective pemitivity ε eff of the planar high-frequency circuit is significantly reduced in this way. The above-mentioned disadvantages can be avoided.
    [0014] ZurHerstellung einer derart erfindungsgemäßen planaren Hochfrequenzschaltungwird auf der Unterseite des Substrats der planaren Hochfrequenzschaltungnach allen üblicherweisedurchzuführendenProzessschritten eine Ätz-Maske aufgesetzt,die die Proportionen der abzutragenden Substratflächen aufweist.In einem darauf folgenden naßchemischen Ätz-Schrittwird das Substratmaterial im Bereich der Leiterstreifen vorzugsweisevollständigbis zu den Leiterstreifen abgetragen.toProduction of such a planar high-frequency circuit according to the inventionis on the bottom of the substrate of the planar high-frequency circuitafter all usuallyto be performedProcess steps an etching mask attached,which has the proportions of the ablated substrate surfaces.In a subsequent wet-chemical etching stepthe substrate material in the region of the conductor strips is preferablyCompletelyremoved to the conductor strips.
    [0015] Einebevorzugte Ausführungsformder planaren Hochfrequenzschaltung wird nachfolgend unter Bezugnahmeauf die Zeichnung nähererläutert.In der Zeichnung zeigen:Apreferred embodimentthe planar high frequency circuit will be referred to belowcloser to the drawingexplained.In the drawing show:
    [0016] 1 eineQuerschnittsdarstellung der erfindungsgemäßen planaren Hochfrequenzschaltung, 1 a cross-sectional view of the planar high-frequency circuit according to the invention,
    [0017] 2 einFlußdiagrammdes erfindungsgemäßen Verfahrenszur Herstellung der erfindungsgemäßen planaren Hochfrequenzschaltungund 2 a flow chart of the inventive method for producing the planar high-frequency circuit according to the invention and
    [0018] 3 eineAbfolge von Querschnittsdarstellungen zur erfindungsgemäßen Herstellungder erfindungsgemäßen planarenHochfrequenzschaltung. 3 a sequence of cross-sectional representations for the inventive production of the planar high-frequency circuit according to the invention.
    [0019] Dieerfindungsgemäße planareHochfrequenzschaltung ist, wie in 1 in derQuerschnittsdarstellung gezeigt, auf einem Substrat 1 aufgebracht.Dieses Substrat 1 besteht aus einem dielektrischen Material, dasohne großenAufwand ätzbarist, beispielsweise aus Silizium. Auf der Oberfläche 4 des Substrats 1 istoptional mindestens ein zweiter Leiterstreifen 2 in einerzweiten Leiterstreifenebene z. B. mittels Aufdampf- oder Aufstäubtechnik(Sputtern) aufgebracht. Um eine gute Haftung des zweiten Leiterstreifens 2 aufder Oberfläche 4 desdielektrischen Substrats zu erzielen, besteht der zweite Leiterstreifen 2 imKontaktbereich zum Substrat 1 aus einem guten Haftschichtmaterial,beispielsweise Chrom (Cr), Titan (Ti) oder Titan-Wolfram (TiW). ZurErhöhungder Leitfähigkeitweist der zweite Leiterstreifen 2 über dem Haftschichtmaterialein Leitschichtmaterial auf, beispielsweise Silber (Ag), Kupfer(Cu), Gold (Au) oder Aluminium (Al).The planar high-frequency circuit according to the invention is, as in 1 shown in cross-sectional view on a substrate 1 applied. This substrate 1 consists of a dielectric material which can be etched without great effort, for example of silicon. On the surface 4 of the substrate 1 is optionally at least a second conductor strip 2 in a second conductor strip plane z. B. applied by vapor deposition or Aufstäubtechnik (sputtering). To ensure good adhesion of the second conductor strip 2 on the surface 4 of the dielectric substrate, there is the second conductor strip 2 in the contact area to the substrate 1 from a good adhesive layer material, for example chromium (Cr), titanium (Ti) or titanium-tungsten (TiW). To increase the conductivity, the second conductor strip 2 over the adhesive layer material a conductive layer material, for example silver (Ag), copper (Cu), gold (Au) or aluminum (Al).
    [0020] Aufden zweiten Leiterstreifen 2 und der restlichen von denzweiten Leiterstreifen 2 nicht bedeckten Oberfläche 4 desSubstrats 1 oder im Falle einer fehlenden zweiten Leiterstreifenebeneauf der gesamten Oberfläche 4 desSubstrats 1 befindet sich eine dünne, vorzugsweise 0,1 bis 2Mikrometer starke Membranschicht 5. Diese als Schutzschichtfür dasSubstrat 1 und die zweite Leiterstreifenebene dienendeMembranschicht 5 besteht bevorzugt aus Siliziumnitrid (Si3N4) oder Siliziumoxid(SiO2).On the second conductor strip 2 and the rest of the second conductor strips 2 uncovered surface 4 of the substrate 1 or in the case of a missing second conductor strip level on the entire surface 4 of the substrate 1 There is a thin, preferably 0.1 to 2 microns thick membrane layer 5 , This as a protective layer for the substrate 1 and the second conductor strip plane serving membrane layer 5 is preferably made of silicon nitride (Si 3 N 4 ) or silicon oxide (SiO 2 ).
    [0021] Über derMembranschicht 5 ist mindestens ein erster Leiterstreifen 8 ineiner ersten Leiterstreifenebene aufgebracht. Die erste Leiterschleifenebene 8 kanninsbesondere durch Leitschichtmaterial, welches galvanisch abgescheidetwird, gegenüberder zweiten Leiterschleifenebene 2 deutlich verstärkt sein.Insbesondere gegenüberder Membranschicht 5 weist sie eine deutlich stärkere Dicke,vorzugsweise 1 bis 10 Mikrometer, auf.Over the membrane layer 5 is at least a first conductor strip 8th applied in a first conductor strip level. The first conductor loop level 8th can in particular by Leitschichtmaterial which is galvanically abgeschididen, compared to the second conductor loop plane 2 be significantly strengthened. In particular with respect to the membrane layer 5 it has a much thicker thickness, preferably 1 to 10 microns.
    [0022] Dieersten Leiterstreifen 8 der ersten Leiterstreifenebenesind optional mit den zweiten Leiterstreifen 2 der zweitenLeiterstreifenebene übereine oder mehrere Durchkontaktierungen (via holes) 7 inder Membranschicht 5 galvanisch verbunden. Diese Durchkontaktierungen 7 stehenentweder direkt mit einem oder mehreren Leiterstreifen 2 inKontakt oder sind, wie in 1 nichtdargestellt, übereine Luftbrückevon den zweiten Leiterstreifen 2 getrennt.The first conductor strips 8th the first conductor strip level are optional with the second conductor strip 2 the second conductor strip plane via one or more vias (via holes) 7 in the membrane layer 5 galvanically connected. These vias 7 stand either directly with one or more conductor strips 2 in contact or are, as in 1 not shown, via an air bridge of the second conductor strips 2 separated.
    [0023] Indie erste Leiterstreifenebene sind optional Widerstandsschichten 6 eingebracht,deren Seitenränder mitden ersten Leiterstreifen 8 in elektrischer Verbindungstehen. Die Widerstandsschicht 6 ist beispielsweise, wiein 1 dargestellt, oberhalb des zweiten Leiterstreifens 2 angeordnet.Diese Widerstandsschicht besteht z. B. aus Nickelchrom (NiCr) oderTantalnitrid (Ta2N).In the first conductor strip level optional resistance layers 6 introduced, the side edges with the first conductor strips 8th be in electrical connection. The resistance layer 6 is, for example, as in 1 represented above the second conductor strip 2 arranged. This resistance layer consists z. B. nickel chromium (NiCr) or tantalum nitride (Ta 2 N).
    [0024] ImBereich der ersten und zweiten Leiterstreifen 8 und 2,in 1 beispielsweie im Bereich des zweiten Leiterstreifens 2,weist das Substrat 1 eine Ausnehmung 3 auf, diebis zur zweiten Leiterschleifenebene bzw zur Membranschicht 5,in 1 beispielsweise bis zum zweiten Leiterstreifen 2,reicht.In the area of the first and second conductor strips 8th and 2 , in 1 For example, in the region of the second conductor strip 2 , indicates the substrate 1 a recess 3 on, up to the second conductor loop plane or to the membrane layer 5 , in 1 for example, to the second conductor strip 2 , enough.
    [0025] Daserfindungsgemäße Verfahrenzur Herstellung der erfindungsgemäßen planaren Hochfrequenzschaltungweist entsprechend dem Flußdiagrammin 2 Verfahrensschritte auf, die optional durchgeführt werden.Diese sind in 2 in gestrichelten Funktionsblöcken dargestellt.In 3 werden die korrespondierenden Verfahrensschritteanhand von Querschnittdarstellungen der herzustellenden planarenHochfrequenzschaltung verdeutlicht.The inventive method for producing the planar high-frequency circuit according to the invention has according to the flowchart in 2 Procedural steps that are performed optionally. These are in 2 shown in dashed function blocks. In 3 the corresponding method steps are illustrated by cross-sectional representations of the planar high-frequency circuit to be produced.
    [0026] Imoptionalen Verfahrensschritt S10 wird mittels eines Aufdampf- oderAufstäubprozessesauf dem dielektrischen Substrat 1 die zweiten Leiterstreifen 2 derzweiten Leiterstreifenebene aufgebracht. Hierbei können allein der Dünnschichttechnologieeingesetzten Prozeßverfahren – z. B.Aufdampftechnik, Aufstäubtechnik(Sputtern), Fotolithografie (Positivverfahren) und galvanische Aufwachstechnik – zum Einsatzkommen. Bevorzugt findet die Sputter-Technologie Anwendung.In the optional method step S10, by means of a vapor deposition or sputtering process on the dielectric substrate 1 the second conductor strips 2 applied to the second conductor strip level. In this case, all used in thin-film technology process -. As vapor deposition, Aufstäubtechnik (sputtering), photolithography (positive method) and galvanic waxing - are used. The sputter technology is preferably used.
    [0027] Imdarauffolgenden Verfahrensschritt S20 wird die Membranschicht 5 aufdem Substrat 1 bzw. der optional auf dem Substrat 1 aufgebrachtenzweiten Leiterstreifen 2 der zweiten Leiterstreifenebeneabgeschieden. Diese aus Siliziumnitrid oder Siliziumoxid bestehendedünne Membranschichtwird z. B. mittels eines PECVD-Verfahrens – plasma enhanced chemicalvapor deposition – mitMehrfrequenzanregung zwecks Bildung einer minimalen Schichtspannunghergestellt. Auf diese Weise wird ein Ablösen der Membranschicht 5 aufdem Substrat 1 durch Abplatzung vermieden.In the subsequent process step S20, the membrane layer 5 on the substrate 1 or optionally on the substrate 1 applied second conductor strip 2 the second conductor strip plane deposited. This consisting of silicon nitride or silicon thin membrane layer is z. Example by means of a PECVD process - plasma enhanced chemical vapor deposition - made with multi-frequency excitation to form a minimum layer stress. In this way, a detachment of the membrane layer 5 on the substrate 1 avoided by spalling.
    [0028] Imdarauffolgenden optionalen Verfahrenschritt S30 erfolgt die Herstellungvon Durchkontaktierungen 7 in der Membranschicht. Die Strukturerzeugungder Durchkontaktierungen 7 wird auf fotolithografischem Wegedurch Belichtung der Membranschicht 5 mit einer Fotomaske,die die Positionen und Konturen aller Durchkontaktierungen 7 abbildet,und anschließendesPlasmaätzendurchgeführt.In the subsequent optional process step S30, the production of plated-through holes takes place 7 in the membrane layer. The structure of the vias 7 becomes photolithographically by exposure of the membrane layer 5 with a photomask showing the positions and contours of all vias 7 imaging and subsequent plasma etching.
    [0029] DerVerfahrenschritt S40, der optional durchgeführt wird, beinhaltet das Aufbringender Widerstandsschichten 6 auf der Membranschicht 5,welche bevorzugt mit Sputter-Technologiedurchgeführtwird. Falls in Verfahrensschritt S10 eine zweite Leiterschleifenebene 2 aufdem Substrat 1 aufgebracht wurde, eine Widerstandsschicht 6 oberhalbdieses zweiten Leiterstreifens 2 plaziert wurde und Durchkontaktierungen 7 zwischen demersten Leiterstreifen 8 der ersten Leiterstreifenebeneund dem zweiten Leiterstreifen 2 der zweiten Leiterstreifenebenein Verfahrensschritt S30 erzeugt wurden, so sind zu einer möglichenPlazierung der Durchkontaktierungen 7 die Widerstandsschicht 6 flächenmäßig geringfügig kleinerals der zweite Leiterstreifen 2 der zweiter Leiterstreifenebeneauszulegen.The process step S40, which is optionally performed, involves applying the resistive layers 6 on the membrane layer 5 , which is preferably carried out with sputtering technology. If, in method step S10, a second conductor loop plane 2 on the substrate 1 was applied, a resistance layer 6 above this second conductor strip 2 was placed and vias 7 between the first conductor strip 8th the first conductor strip plane and the second conductor strip 2 of the second conductor strip plane were produced in method step S30, then there is a possible placement of the plated-through holes 7 the resistance layer 6 slightly smaller in area than the second conductor strip 2 the second conductor strip level interpreted.
    [0030] Imdarauffolgenden Verfahrensschritt S50 erfolgt die Aufbringung derersten Leiterstreifen 8 der ersten Leiterstreifenebenemittels Sputter-Technologie. Die ersten Leiterstreifen 8 derersten Leiterstreifenebene sind, wie in 1 dargestellt,mit der Widerstandsschichten 6 an deren beiden Seitenrändern verbunden.In the subsequent method step S50, the application of the first conductor strips takes place 8th the first conductor strip level using sputtering technology. The first conductor strips 8th the first conductor strip level are as in 1 shown with the resistance layers 6 connected at the two side edges.
    [0031] ZurRealisierung eines in die planare Hochfrequenzschaltung integriertenKondensators mit einem ersten Leiterstreifen 8 und einemzweiten Leiterstreifen 2 als Kondensatorelektroden muß der ersteLeiterstreifen 8 zumindest teilweise mit der zweiten Leiterstreifen 2 flächenmäßig in Überdeckunggebracht werden.To implement a capacitor integrated in the planar high-frequency circuit with a first conductor strip 8th and a second conductor strip 2 As capacitor electrodes, the first conductor strip 8th at least partially with the second conductor strip 2 be covered in terms of area.
    [0032] DurchAusfüllender Durchkontaktierungen 7 in der Membranschicht 5 mitLeitschichtmaterial wird zwischen den ersten Leiterstreifen 8 undden zweiten Leiterstreifen 2 eine elektrische Verbindungrealisiert.By filling in the vias 7 in the membrane layer 5 with conductive layer material is between the first conductor strips 8th and the second conductor strip 2 realized an electrical connection.
    [0033] Derdarauffolgende Verfahrenschritt S60 beinhaltet das Anbringen der Ätzmaske 9 aufder der Oberfläche 4 gegenüberliegendenRückseitenfläche 10 desSubstrats 1.The subsequent process step S60 involves attaching the etching mask 9 on the surface 4 opposite back surface 10 of the substrate 1 ,
    [0034] Die Ätzmaske 9 gibtdie Positionen und Konturen der einzelnen Ausnehmungen 3 desfolgenden Ätzvorgangesvor. Sie kann beispielsweise aus Siliziumnitrid oder aus Fotolackbestehen.The etching mask 9 gives the positions and contours of the individual recesses 3 the following etching process. It can for example consist of silicon nitride or photoresist.
    [0035] ImabschließendenVerfahrenschritt S70 werden die einzelnen Ausnehmungen 3 imSubstrat 1 im Bereich der ersten Leiterstreifen 8 undder optional aufgebrachten zweiten Leiterstreifen 2 mittelsnaßchemischen Ätzens vorzugsweiseanisotrop abgetragen. Auf diese Weise ist Substratmaterial im Bereichder ersten Leiterstreifen 8 und der optional aufgebrachtenzweiten Leiterstreifen 2 vollkommen entfernt und damitdie effektive Pemittivität εeff derplanaren Hochfrequenzschaltung minimiert.In the final process step S70, the individual recesses 3 in the substrate 1 in the area of the first conductor strips 8th and the optionally applied second conductor strip 2 preferably removed anisotropically by wet-chemical etching. In this way, substrate material is in the region of the first conductor strips 8th and the optionally applied second conductor strip 2 completely removed and thus minimizes the effective p emittivity ε eff of the planar high-frequency circuit.
    [0036] DieErfindung ist nicht auf die dargestellte Ausführungsform beschränkt. Insbesonderekönnenim Rahmen der Erfindung andere Materialien für das Substrat, die erstenund zweiten Leiterstreifen, die Membranschicht und die Widerstandsschichtverwendet werden.TheThe invention is not limited to the illustrated embodiment. Especiallycanin the context of the invention, other materials for the substrate, the firstand second conductor strip, the membrane layer and the resistance layerbe used.
    权利要求:
    Claims (15)
    [1]
    Planare Hochfrequenzschaltung (100)aus flachen Leiterstreifen (2, 6), die in mindestenseiner Leiterstreifenebene auf einem dielektrischen Substrat (1)aufgebracht sind, mit einer von der Querschnittsgeometrie abhängigen effektivenPermittivität εeff, dadurchgekennzeichnet, daß dieeffektive Permittivität εeff derplanaren Hochfrequenzschaltung (100) durch zumindest teilweiseEntfernung des Substrats (1) im Bereich der Leiterstreifen(2, 8) minimiert ist.Planar high-frequency circuit ( 100 ) made of flat conductor strips ( 2 . 6 ) in at least one conductor strip plane on a dielectric substrate ( 1 ), with an effective permittivity ε eff dependent on the cross-sectional geometry , characterized in that the effective permittivity ε eff of the planar high-frequency circuit ( 100 ) by at least partially removing the substrate ( 1 ) in the region of the conductor strips ( 2 . 8th ) is minimized.
    [2]
    Planare Hochfrequenzschaltung nach Anspruch 1, dadurchgekennzeichnet, daß eineQuerschnittsgeometrie der planaren Hochfrequenzschaltung (100)aus mindestens einem ersten Leiterstreifen (8) einer erstenLeiterstreifenebene, dem Substrat (1) und einer zwischendem ersten Leiterstreifen (8) und dem Substrat (1)angeordneten Membranschicht (5) besteht.Planar high-frequency circuit according to Claim 1, characterized in that a cross-sectional geometry of the planar high-frequency circuit ( 100 ) from at least one first conductor strip ( 8th ) of a first conductor strip plane, the substrate ( 1 ) and one between the first conductor strip ( 8th ) and the substrate ( 1 ) arranged membrane layer ( 5 ) consists.
    [3]
    Planare Hochfrequenzschaltung nach Anspruch 2, dadurchgekennzeichnet, daß dieQuerschnittsgeometrie der planaren Hochfrequenzschaltung (100)zusätzlichmindestens einen zweiten Leiterstreifen (2) in einer zweitenLeiterstreifenebene aufweist, der zwischen dem Substrat (1)und der Membranschicht (5) angeordnet ist.Planar high-frequency circuit according to Claim 2, characterized in that the cross-sectional geometry of the planar high-frequency circuit ( 100 ) additionally at least one second conductor strip ( 2 ) in a second conductor strip plane, which between the substrate ( 1 ) and the membrane layer ( 5 ) is arranged.
    [4]
    Planare Hochfrequenzschaltung nach Anspruch 3, dadurchgekennzeichnet, daß dieQuerschnittsgeometrie der planaren Hochfrequenzschaltung (100)zusätzlichin der ersten und/oder zweiter Leiterstreifenebene jeweils mindestenseine Widerstandsschicht (6) aufweist, die jeweils mit demersten und/oder zweiten Leiterstreifen (2, 8)galvanisch gekoppelt ist.Planar high-frequency circuit according to Claim 3, characterized in that the cross-sectional geometry of the planar high-frequency circuit ( 100 ) additionally in the first and / or second conductor strip level in each case at least one resistance layer ( 6 ), each with the first and / or second conductor strip ( 2 . 8th ) is galvanically coupled.
    [5]
    Planare Hochfrequenzschaltung nach Anspruch 3 oder4, dadurch gekennzeichnet, daß dieQuerschnittsgeometrie der planaren Hochfrequenzschaltung (100)mindestens einen integrierten Kondensator aufweist, der durch diebenachbarten Leiterstreifenabschnitte des ersten und zweiten Leiterstreifens(2, 8) ausgebildet ist.Planar high-frequency circuit according to Claim 3 or 4, characterized in that the cross-sectional geometry of the planar high-frequency circuit ( 100 ) has at least one integrated capacitor, which through the adjacent conductor strip portions of the first and second conductor strip ( 2 . 8th ) is trained.
    [6]
    Planare Hochfrequenzschaltung nach einem der Ansprüche 2 bis5, dadurch gekennzeichnet, daß die alsDielektrikum dienende Membranschicht (5) zumindest einedie ersten und zweiten Leiterstreifen (2, 8) verbindendeDurchkontaktierung (7) aufweist.Planar high-frequency circuit according to one of Claims 2 to 5, characterized in that the membrane layer serving as a dielectric ( 5 ) at least one of the first and second conductor strips ( 2 . 8th ) connecting via ( 7 ) having.
    [7]
    Planare Hochfrequenzschaltung nach einem der Ansprüche 1 bis6, dadurch gekennzeichnet, daß das dielektrischeSubstrat (1) aus einem leicht ätzbaren Material besteht.Planar high-frequency circuit according to one of Claims 1 to 6, characterized in that the dielectric substrate ( 1 ) consists of a slightly etchable material.
    [8]
    Planare Hochfrequenzschaltung nach Anspruch 7, dadurchgekennzeichnet, daß dasdielektrische Material aus Silizium besteht.Planar high frequency circuit according to claim 7, characterizedcharacterized in thatdielectric material consists of silicon.
    [9]
    Verfahren zur Herstellung einer planaren Hochfrequenzschaltung(100) aus flachen Leiterstreifen (2, 8) inmindestens einer Leiterstreifenebene, die auf einem dielektrischenSubstrat (1) aufgebracht sind, dadurch gekennzeichnet,daß durchAbtragen des Substrats (1) im Bereich der Leiterstreifen(2, 8) die effektive Permittivität εeff derplanaren Hochfrequenzschaltung (100) minimiert wird.Method for producing a planar high-frequency circuit ( 100 ) made of flat conductor strips ( 2 . 8th ) in at least one conductor strip plane which is deposited on a dielectric substrate ( 1 ) are applied, characterized in that by ablation of the substrate ( 1 ) in the region of the conductor strips ( 2 . 8th ) the effective permittivity ε eff of the planar high-frequency circuit ( 100 ) is minimized.
    [10]
    Verfahren zur Herstellung einer planaren Hochfrequenzschaltungnach Anspruch 9, dadurch gekennzeichnet, daß das Abtragen des Substrats(1) bis zu einer zwischen dem Substrat (1) undeinem ersten Leiterstreifen (8) einer ersten Leiterstreifenebenesich befindenden Membranschicht (5) erfolgt.Method for producing a planar high-frequency circuit according to Claim 9, characterized in that the removal of the substrate ( 1 ) to one between the substrate ( 1 ) and a first conductor strip ( 8th ) of a first conductor strip plane located membrane layer ( 5 ) he follows.
    [11]
    Verfahren zur Herstellung einer planaren Hochfrequenzschaltungnach Anspruch 9, dadurch gekennzeichnet, daß das Abtragen des Substrats(1) bis zu einem direkt am Substrat (1) anliegendenzweiten Leiterstreifen (2) einer zweiten Leiterstreifenebeneund bis zu einer Membranschicht (5) erfolgt, die zwischendem Substrat (1) und einem oberhalb der zweiten Leiterstreifenebenesich befindenden ersten Leiterstreifen (8) einer erstenLeiterstreifenebene angeordnet ist.Method for producing a planar high-frequency circuit according to Claim 9, characterized in that the removal of the substrate ( 1 ) to one directly on the substrate ( 1 ) adjacent second conductor strip ( 2 ) a second conductor strip level and up to a membrane layer ( 5 ) carried out between the substrate ( 1 ) and a first conductor strip located above the second conductor strip plane ( 8th ) is arranged a first conductor strip plane.
    [12]
    Verfahren zur Herstellung einer planaren Hochfrequenzschaltungnach Anspruch 10 oder 11, dadurch gekennzeichnet, daß das Abtragendes Substrats (1) durch naßchemisches Ätzen erfolgt.Method for producing a planar high-frequency circuit according to Claim 10 or 11, characterized in that the removal of the substrate ( 1 ) is carried out by wet chemical etching.
    [13]
    Verfahren zur Herstellung einer planaren Hochfrequenzschaltungnach Anspruch 12, dadurch gekennzeichnet, daß vor dem naßchemischen Ätzen aneiner Rückseitenfläche (10)des Substrats (1) eine Ätzmaske (9)aufgebracht wird.Method for producing a planar high-frequency circuit according to Claim 12, characterized in that, before the wet-chemical etching on a rear side surface ( 10 ) of the substrate ( 1 ) an etching mask ( 9 ) is applied.
    [14]
    Verfahren zur Herstellung einer planaren Hochfrequenzschaltungnach Anspruch 13, dadurch gekennzeichnet, daß die Ätzmaske (9) aus Fotolackoder Siliziumnitrid besteht.Method for producing a planar high-frequency circuit according to Claim 13, characterized in that the etching mask ( 9 ) consists of photoresist or silicon nitride.
    [15]
    Verfahren zur Herstellung einer planaren Hochfrequenzschaltungnach einem der Ansprüche12 bis 14, dadurch gekennzeichnet, daß das naßchemische Ätzen des Substrats (1)im Bereich der Leiterstreifen (2, 8) der planarenHochfrequenzschaltung (100) als letzter Verfahrensschrittsdes Verfahrens durchgeführtwird.Method for producing a planar high-frequency circuit according to one of Claims 12 to 14, characterized in that the wet-chemical etching of the substrate ( 1 ) in the region of the conductor strips ( 2 . 8th ) of the planar high-frequency circuit ( 100 ) is performed as the last method step of the method.
    类似技术:
    公开号 | 公开日 | 专利标题
    DE19849782B4|2004-09-30|Surface wave arrangement with at least two surface wave structures
    DE69728234T2|2005-03-10|METHOD FOR PRODUCING INCREASED METALLIC CONTACTS ON ELECTRICAL CIRCUITS
    US3423821A|1969-01-28|Method of producing thin film integrated circuits
    DE112006001734B4|2014-06-18|Piezo fan with a piezo actuator for cooling and method for producing a piezo fan
    DE10225202B4|2017-06-01|With acoustic waves working device with a matching network
    EP0502818B1|1997-10-01|Planare Antenne
    DE60038276T2|2009-03-26|Multi-layer piezoelectric element and its production method
    US5120572A|1992-06-09|Method of fabricating electrical components in high density substrates
    DE102004058016B4|2014-10-09|High-bandwidth surface acoustic wave device
    DE112011104653B4|2016-07-21|Surface acoustic wave device
    DE102006017438B4|2008-09-18|Resonator for magnetic resonance applications
    US20030030510A1|2003-02-13|Multilayered LC composite component and method for manufacturing the same
    EP2170026B1|2011-10-26|Metall-Keramik-Substrat für elektrische Schaltkreise- oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
    EP1756537B1|2007-12-05|Temperaturfühler und verfahren zu dessen herstellung
    DE102015225119A1|2016-10-06|A display panel and method of forming an array substrate of a display panel
    DE102013102206B4|2016-04-07|Device with stacked functional structures and method of manufacture
    DE3900654C2|1997-05-22|Pressure sensor arrangement and method for its production
    DE69933682T2|2007-08-23|WAVE-LINE FILTERS FROM THE DAMPING TYPE WITH MULTIPLE DIELECTRIC LAYERS
    DE202013012790U1|2019-08-23|Metal-ceramic substrate and electrical or electronic circuit or circuit modules
    DE69918436T2|2005-07-28|Method for improving the conductivity of electrodes for display substrates with metallic auxiliary layers
    DE4102441A1|1992-07-30|FLUOROPOLYMER COMPOSITE MATERIAL WITH CERAMIC FILLER
    DE102008025691B4|2011-08-25|Piezoelectric thin film, piezoelectric material and piezoelectric thin film forming method
    EP1438787A1|2004-07-21|Baw-resonator
    DE10301261B4|2018-03-22|Bulk acoustic wave device and method of manufacture
    DE10022678A1|2001-06-28|Multi-layer capacitor and an electronic component and a high-frequency circuit using the same
    同族专利:
    公开号 | 公开日
    DE102004029298B4|2007-05-10|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2006-02-02| OM8| Search report available as to paragraph 43 lit. 1 sentence 1 patent law|
    2006-02-02| OP8| Request for examination as to paragraph 44 patent law|
    2007-11-08| 8364| No opposition during term of opposition|
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410029298|DE102004029298B4|2004-06-17|2004-06-17|Planar RF circuit with minimized effective permittivity and associated manufacturing process|DE200410029298| DE102004029298B4|2004-06-17|2004-06-17|Planar RF circuit with minimized effective permittivity and associated manufacturing process|
    [返回顶部]